Toshiba Memory anuncia la memoria Flash 3D de 96 capas

La cuarta generación de BiCS FLASH de Toshiba Memory Corporation añade capas e incrementa la capacidad

Düsseldorf, Alemania, 28 de junio de 2017

Toshiba Memory Corporation, líder mundial en soluciones de memoria, ha anunciado hoy que ha desarrollado una muestra prototipo de la memoria Flash tridimensional (3D) BiCS FLASH de 96 capas con estructura apilada[1] y tecnología de 3 bits por celda (celda de triple nivel, TLC). Está previsto que las muestras del nuevo producto de 96 capas, que es un dispositivo de 256 gigabits (32 gigabytes), salgan a la venta en el segundo semestre de 2017 y, además, que su producción a gran escala empiece en 2018. El nuevo dispositivo satisface las demandas y especificaciones de rendimiento del mercado para aplicaciones como, por ejemplo, unidades SSD para empresas y consumidores, teléfonos inteligentes, tabletas y tarjetas de memoria.
 

En un futuro próximo, Toshiba Memory Corporation comenzará a implementar su nueva tecnología de proceso de 96 capas en productos de mayor capacidad, como la tecnología de 512 gigabits (64 gigabytes) y de 4 bits por celda (celda de nivel cuádruple, QLC).
 

Este proceso innovador de apilamiento de 96 capas se combina con una tecnología avanzada de circuitos y procesos de fabricación para alcanzar un aumento de la capacidad de aproximadamente el 40 % por unidad de tamaño de chip en el proceso de apilamiento de 64 capas. Reduce el coste por bit y aumenta la capacidad de fabricación de la memoria por oblea de silicio.
 

Toshiba Memory Corporation, partiendo del anuncio del primer[2] prototipo de tecnología de memoria Flash 3D del mundo en 2007, no se ha detenido en el desarrollo de la memoria Flash 3D y, por ello, está desarrollando activamente el dispositivo BiCS FLASH para satisfacer la demanda de mayores capacidades con tamaños de matriz más pequeños.
 

Este dispositivo BiCS FLASH de 96 capas se fabricará en las sedes de Yokkaichi Operations Fab 5, la nueva sede Fab 2 y la Fab 6, que se inaugurará en el verano de 2018.
 

Notas:
 

[1] Una estructura que apila celdas de memoria Flash verticalmente en un sustrato de silicio para lograr mejoras significativas de densidad sobre la memoria Flash NAND plana, donde las celdas se forman en el sustrato de silicio.

[2] Fuente: Toshiba Memory Corporation, 12 de junio de 2007.
 

Los nombres de las empresas, los nombres de los productos y los nombres de los servicios mencionados aquí pueden ser marcas comerciales de sus respectivas empresas.